سال انتشار: ۱۳۹۳

محل انتشار: کنفرانس بین المللی مهندسی، هنر و محیط زیست

تعداد صفحات: ۱۲

نویسنده(ها):

محمدعلی دشتی – دانشگاه آزاد اسلامی،واحد بوشهر، گروه مهندسی برق،بوشهر، ایران.
حامد امین زاده – دانشکده مهندسی برق، دانشگاه پیام نور، تهران،ایران.

چکیده:

دراین مقاله، از یک روش جبران سازی ترکیبی جهت استفاده در تقویت کننده های سه طبقه با توان مصرفی پایین و بارهای خازنی بسیار بزرگ استفاده نموده ایم.استفاده از مدار تقویت جریان به منظورکاهش سطح اشغالی خازن جبران سازی در جبران سازی کسکود دوگانه، باعث شده است سطح اشغالی در تراشه به نحوه قابل توجهی کاهش یافته و به نتایج بهتری از نقطه نظرهای سرعت چرخش و زمان نشست دست یابیم.این راهکار همچنین باعث افزایش ظرفیت راه اندازی بارهای خازنی به بیش از nF 10 گردیده است.نتایج شبیه سازی در فرایند nm , CMOS 00 با خازن بار pF 000 وخازن جبران سازی کل pF 0.0 ، مزایای روش مورد نظر را به اثبات می رساند.