سال انتشار: ۱۳۸۹

محل انتشار: سیزدهمین کنفرانس دانشجویی مهندسی برق ایران

تعداد صفحات: ۷

نویسنده(ها):

نوید گرویی – دانشگاه آزاد قزوین
فرهاد بابک –
امید گرویی – دانشگاه علم و صنعت

چکیده:

دراین مقاله یک سنتز کننده فرکانسی دیجیتال مستقیم DDFS32 بیتی بار روش تقریب مثلثاتی و با روش فشرده سازی برروی حافظه ROM طراحی و ارائه شده است در ساختار پیشنهادی DDFS 1664 بیت در حافظه ROM ذخیره شده و نمونه های دیگر با استفاده از یک ضرب کننده 7*7 و یک بلوک ضرب کننده بوجود می آیند. دراین ساختار سیگنال سینوسی با نرم افزار Modelsim تولید شده است سپس این سیگنال برای محاسبه طیف فرکانسی و اندازه گیری SFDR به نرم افزار مطلب فرستاده شده است و در نتیجه اندازه گیری SFDR با استفاده از الگوریتم مطرح شده در نرم افزار Simulink- MATLABشبیه سازی شده است و نتایج آن در مقاله نمایش داده شده است با استفاده از این الگوریتم یک نرخ فشرده سازی بالا 551,3:1 و SFDR برابر 85.3db بدست آمده است.